深度解读“韬（τ）定律”：华为如何突破制程瓶颈，引领半导体新潮流？

徽声在线记者 | 徐美慧
徽声在线编辑 | 文姝琪

在5月25日举办的国际电路与系统研讨会ISCAS 2026上，华为公司董事、半导体业务部总裁何庭波在“半导体新路径探索与实践”主题演讲中，正式发布了半导体产业发展的全新原则——“韬（τ）定律”。这一创新性原则的提出，标志着华为在半导体领域迈出了重要一步，也为全球半导体产业的发展提供了新的思路。

据华为官方介绍，“韬（τ）定律”主张以“时间（τ）缩微”替代传统的“几何缩微”方式，通过采用逻辑折叠（LogicFolding）等前沿技术，不断压缩信号传播时延，进而提升晶体管密度，推动半导体与电子系统的持续演进。这一原则被华为视为半导体与电子系统演进的新指导方针，也是中国厂商首次在半导体领域提出具有全球影响力的产业发展原则。

普罗资本产业合伙人丁珉在接受徽声在线记者采访时表示，“韬（τ）定律”与摩尔定律在追求计算系统性能方面有着异曲同工之妙，但侧重点有所不同。摩尔定律主要关注单颗芯片通过制程微缩来提升算力，即缩小晶体管尺寸、提高单芯片性能。而“韬（τ）定律”则从一个全新的视角出发，将关注点放在整个计算系统的均一化晶体管密度上。

丁珉进一步解释道，在传统计算系统中，CPU、GPU与存储芯片之间的物理距离往往较大，形成了一个个相对孤立的集成电路晶体管区域，导致整体密度并不高。而通过先进封装技术，可以将这些芯片尽可能拉近，即使单颗芯片的制程停留在7纳米或12纳米水平，整个体系的晶体管面密度和体积密度也能达到与更高制程系统相当的水平。

“‘韬（τ）定律’的核心思想在于追求整个体系晶体管的面密度和体积密度的均一化，确保信息传导速度在系统内不存在瓶颈。”丁珉强调道。根据华为披露的数据，过去六年间，该公司已基于“韬（τ）定律”成功设计并量产了381款芯片。其中，即将在今年秋季面世的麒麟芯片，就率先采用了逻辑折叠技术，性能得到了大幅提升。

何庭波在演讲中透露，未来十年，华为将持续推进全面折叠技术，甚至探索更多层的折叠方式，不断优化从器件、电路到芯片和系统的全栈性能。在远期目标上，华为预计到2031年，基于“韬（τ）定律”的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

丁珉分析认为，这一目标背后实际上包含了两个关键因素：一是国内集成电路制程水平的渐进演进；二是“韬（τ）定律”所代表的系统级整体优化，能够在每一档制程基础上叠加出额外的性能增量。他注意到，何庭波展示的晶体管密度与系统频率增长曲线大致呈现三段式特征，2026年和2031年将出现两次明显跃迁。这两个时点可能对应着国内半导体工艺制程的节点提升，再叠加系统级优化后，达到等效1.4纳米的整体性能“应该有比较大的可能性能够达成”。

在“韬（τ）定律”发布的同时，何庭波还将相关论文《A Time Scaling Theory for Multi-Layer Electronic Systems》提交至中国科学院科技论文预发布平台。他在论文中指出，在摩尔定律主导下，半导体行业单纯的几何时代已经结束，每层独立优化、时间作为剩余项的时代也已经结束。取而代之的是，多层级协同优化体系将成为未来半导体行业的主流趋势。

摩尔定律自1965年提出以来，一直是半导体行业发展的重要指导原则。其核心内容是集成电路上可容纳的晶体管数量大约每18到24个月翻一番，性能也随之翻倍。然而，自2010年前后以来，半导体行业的演进速度已普遍低于摩尔定律的预测节奏，行业面临着物理极限与经济效益的双重压力。在此背景下，华为提出的多层级协同优化体系显得尤为重要。

据华为介绍，该体系贯穿器件、电路、芯片到系统层面。在器件层面，华为通过优化晶体管与互连电阻和寄生电容，缩微器件级时间常数；在电路层面，逻辑折叠技术通过突破传统平面布局，缩短关键路径走线长度并降低信号电阻电容负载；在芯片层面，引入软件、架构、芯片的全栈软硬芯协同设计；在系统层面，通过定义灵衢总线，重构计算系统互联协议，实现超节点的统一内存编址，降低通信时延。

从论文披露的细节来看，麒麟2026芯片在逻辑折叠应用上仍偏保守。该芯片采用的混合键合间距为1.5微米，折叠针对关键路径选择性应用，而不是在整个设计中全面应用。即便如此，论文测算麒麟芯片CPU核心频率今年将达3.1GHz。根据论文预测，2026年到2035年，晶体管密度预计升至400MTr/mm²以上，麒麟芯片CPU核心频率已具备向4GHz及以上推进的空间。

事实上，绕开纯粹的几何缩微，转向系统级整合寻找性能增量，已不是华为一家的选择。Yole Group数据显示，先进封装市场中2.5D与3D互连类型的营收预计在2023年至2029年间保持37%的复合增长率。同时，整体先进封装市场规模到2030年有望达到约794亿美元，AI加速器、GPU与基于Chiplet的架构是主要推动力。围绕摆脱对单一制程节点的过度依赖，全球主要芯片厂商正在不同方向上同步给出答案。

丁珉表示，“韬（τ）定律”本质上的思想方法在过去十余年在全球集成电路行业已经或多或少有所体现。例如，先进封装领域的2.5D（CoWoS）、3D等技术，本质都是通过把两颗或多颗芯片堆叠在一起、拉近集成电路晶体管之间的距离，从而提高整个系统的晶体管体积密度与面积密度。台积电此前提出的STCO（System Technology Co-Optimization，系统技术协同优化）也表达了与“韬定律”相近的思路，即不再一味追求单个晶体管尺寸的缩小，而是在系统层面整体优化计算系统的设计与制造工艺。

在丁珉看来，华为此次发布“韬（τ）定律”，体现出其作为国内算力与集成电路领军企业，在STCO方面已经形成了一套带有自身特色且有清晰路线的技术体系。这不仅有助于提升华为在全球半导体市场的竞争力，也将为全球半导体产业的发展提供新的动力。

值得关注的是，何庭波在演讲中格外强调了未来开放合作的重要性。他表示，在半导体演进的路径上，没有一家企业可以独自完成所有答案。只有通过开放合作，才能共同推动半导体产业的持续发展。

丁珉对徽声在线记者表示，从二级市场表现、一级市场口碑到业内人士的讨论来看，围绕“韬（τ）定律”的关注度密集，整体反馈相对正向。然而，也有业内人士对“韬（τ）定律”持保留意见。有业内人士向徽声在线表示，“韬（τ）定律”目前仍是一个较新的产业概念，不排除华为借此尝试树立新的行业标准、推动供应链聚集的可能。更深入的判断仍有待时间观察。另有相关人士表示，该定律目前仍有待实际验证，公开披露的信息尚不足以构成充分的理论支撑。