华为徐松余揭秘：2027麒麟芯片测试达标，逻辑折叠层数将灵活适配产品需求

每经记者 王晶报道

10月13日，华为在上海练秋湖研发中心举办了一场备受瞩目的麒麟芯片技术交流会。会上，华为半导体业务及无线终端芯片产品管理部部长徐松余，就麒麟9050 Pro芯片以及创新的逻辑折叠技术，向与会者分享了最新的研发成果与未来规划。

在交流会上，有记者提问逻辑折叠技术未来是否会普及到中低端产品，还是仅限于高端旗舰机型，以及该技术能在多大程度上弥补因先进制程限制而带来的性能和能效差距。对此，徐松余回应称，逻辑折叠技术为麒麟芯片开辟了全新的技术演进路径，但其具体应用将紧密围绕产品需求来决定。他透露，华为的技术创新重心已经从传统的“几何缩微”策略转向了“时间缩微”方向，这一转变不仅有助于提升晶体管的集成密度，还能切实带来性能和能效的双重提升。徐松余强调，不同企业会根据自身实际情况选择最适合的技术演进路线，而在未来的某个阶段或节点，这些不同的技术路线有望实现“殊途同归”。

据介绍，麒麟9050 Pro是华为首款采用逻辑折叠技术并实现量产的芯片。该技术通过将原本在二维平面上排布的逻辑电路进行重新分层设计，并利用高密度互联技术缩短信号传输路径，从而实现了芯片性能与能效的显著提升。徐松余在会上公布的数据显示，麒麟9050 Pro的CPU大核能效提升了41%，而NPU算力更是飙升了140%，这一成果无疑为华为芯片的技术演进注入了新的活力。

谈及麒麟芯片的未来演进，徐松余表示：“目前，我们手中的2027年麒麟芯片已经通过了各项测试，结果符合预期。同时，更远期的芯片研发也已经在紧锣密鼓的规划和设计中。”

尽管当前在几何缩微方向上面临着一定的技术限制，但徐松余充满信心地表示，通过逻辑折叠等技术创新，华为完全有能力开启未来十年的芯片技术演进新篇章。他透露，目前麒麟9050 Pro的混合键合间距已经达到了1.5微米，而华为计划到2027年将这一数值进一步缩小至1微米。此外，华为还将持续探索更多层的逻辑折叠技术，但具体折叠层数将根据产品需求来灵活确定。